DIGITAL-02
Planned
RTL Projects
FSM, Controller, Datapath 및 조합·순차 논리를 통합한 기능 단위 RTL 프로젝트를 정리할 예정입니다.
Coming SoonDigital Design Archive
Digital Hardware Libraries
재사용 가능한 Verilog 모듈부터 RTL 프로젝트, FPGA 구현, CPU·Bus·Memory 기반 시스템 설계까지 단계별로 확장하는 디지털 하드웨어 아카이브입니다.
DIGITAL-01
Available
Module Library
GitHub의 Digital-Hardware/Module 폴더와 연결된
재사용 가능한 Verilog/SystemVerilog 모듈 목록입니다.
DIGITAL-03
Planned
FPGA Projects
Vivado 합성, Implementation, Timing Analysis 및 실제 FPGA 보드 검증 결과를 정리할 예정입니다.
Coming Soon
DIGITAL-04
Planned
System Design
CPU, Memory, AXI/APB, Peripheral, Pipeline 및 CDC를 포함한 시스템 수준 설계를 정리할 예정입니다.
Coming Soon